專訪Veeco PSP技術長Laura Rothman Mauer 濕式蝕刻降低3D IC製造成本

作者: 李依頻
2015 年 11 月 12 日
三維晶片(3D IC)可望擴大普及。半導體設備商Veeco日前發布新一代濕式蝕刻設備,將化學機械研磨(CMP)、電漿蝕刻、矽厚度量測與清洗等四種製程工序合而為一,可較傳統乾式蝕刻的方法,顯著減少3D IC關鍵製程技術--矽穿孔(TSV)的成本,同時降低缺陷發生情形,將有助提升半導體廠採納3D...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

專訪盛群總經理高國棟 盛群拉攏利基客戶群

2011 年 11 月 24 日

技術驗證/原型開發需求湧現 5G先期研發商機引爆

2016 年 02 月 25 日

ADAS技術成熟 車用感測市場正熱

2018 年 07 月 16 日

專訪Ovum研究團隊負責人Nicole McCormick  5G商用帶動不降速吃到飽方案

2018 年 12 月 16 日

電子供應鏈力推管理透明化

2023 年 05 月 10 日

量子運算時勢所趨 台灣量子人才培育當務之急

2024 年 11 月 08 日
前一篇
整合OnHub中介軟體 盟創新閘道器蓄勢待發
下一篇
ThingWorx與ADI合作為物聯網應用提供雲端運算環境
最新文章

意法半導體STM32微控制器整合NPU加速器

2024 年 12 月 13 日

捷克全力扶植半導體 產業扶植政策連發

2024 年 12 月 13 日

愛德萬測試推出ACS Gemini開發者平台

2024 年 12 月 13 日

芝程推出生成式AI機器人結合體徵感測功能

2024 年 12 月 13 日

BV助大同獲台電60MW冬山儲能專案認證

2024 年 12 月 13 日